接上篇跨时钟域设计（一）。
3. 跨时钟域处理
跨时钟域处理的目标是100%确保数据（事件）在跨时钟时的完整性，包括数据的值不能错，数据的顺序不能错和数据的个数不能错。
...
- 芯片设计
- 2023-03-27
1. 同步时钟/异步时钟
在目前芯片或IP设计中，只有一个时钟的可能性很小，通常有好几个时钟，比如接口上有一个时钟控制数据进出，Core如ARM也存在CPU时钟，DDR控制部分也存在较高频率的给DDR
...
- FPGA学习
- 2023-03-25
